The electronic version of this International Standard can be downloaded from the ISO/IEC Information Technology Task Force (ITTF) web site
Тезис
The RapidIO architecture was developed to address the need for a high-performance low pin count packet-switched system level interconnect to be used in a variety of applications as an open standard. The architecture is targeted toward networking, telecom, and high performance embedded applications. It is intended primarily as an intra-system interface, allowing chip-to-chip and board-toboard communications at Gigabyte per second performance levels. It provides a rich variety of features including high data bandwidth, low-latency capability and support for high-performance I/O devices, as well as providing globally shared memory, message passing, and software managed programming models.
Общая информация
-
Текущий статус: ОпубликованоДата публикации: 2004-12Этап: Подтверждение действия международного стандарта [90.93]
-
Версия: 1
-
Технический комитет :ISO/IEC JTC 1/SC 25ICS :35.100.30
- RSS обновления
Жизненный цикл
-
Сейчас
ОпубликованоISO/IEC 18372:2004
Стандарт, который пересматривается каждые 5 лет
Этап: 90.93 (Подтверждено)-
00
Предварительная стадия
-
10
Стадия, связанная с внесением предложения
-
20
Подготовительная стадия
-
30
Стадия, связанная с подготовкой проекта комитета
-
40
Стадия, связанная с рассмотрением проекта международного стандарта
-
50
Стадия, на которой осуществляется принятие стандарта
-
60
Стадия, на которой осуществляется публикация
-
90
Стадия пересмотра
-
95
Стадия, на которой осуществляется отмена стандарта
-
00